【導讀】因為電子設備內的電源和接地為很多電路所共用，所以它們可能成為噪聲傳出或者進入的便捷通道，如圖1所示。為防止噪聲傳導，可如圖2(a)所示插入一個電源濾波器。濾波器的效用可按照除電源外其他情形的同樣方式以插損或S參數來表示。
同時，電源為負載電路提供電流。如圖2(b)所示連接一個數字IC，數字IC會通過其運行改變電源電流，使電源感應到噪聲，進而可能干擾電路本身的運行。下文中將這一現象稱為電源電壓的波動。電源濾波器也需要具有抑制電源電壓波動的作用。
一般而言，濾波器防止噪聲傳導的效果與抑制電源電壓波動的效果并不不同。其抑制電源電壓波動的效果通過源阻抗來表示。當電源電壓的波動傳到外部時，噪聲將會如圖2(a)所示被傳出。盡管這兩種噪聲看似不同，但它們卻相互關聯。
本章節主要針對數字電路，介紹電源電壓波動和源阻抗。
圖1 噪聲經過電源線的出入口
圖2 電源噪聲抑制的兩種視角
電源電壓波動
(1) 數字電路的運行與源阻抗
如第2章的章節2-3所述，在電路運行中，數字電路的電源和接地中會產生長釘形的電流。這種電流將噪聲感應到電源，使電源電壓發生波動，導致電路無法穩定運行。它也會更容易引起信號波形和產生噪聲方面的問題。
防止電源電壓波動的功能通過源阻抗[參考文獻 5]來表示。源阻抗是電源品質的一個指標，表示為圖2(b)中連接數字IC（負載）的位置處（電源端子等）電源側的阻抗。[page]
(2) 電源電壓波動的影響
圖3中的示意圖解釋了當噪聲被感應到數字IC電源時整個設備的噪聲產生的影響。IC電源電壓波形如圖中間所示。根據長釘形的波形，可以發現 這是數字電路運行中感應的噪聲。在此，長釘形的波形被稱為電源電壓的波動。這種效應會干擾電路的穩定運行和增速，或將噪聲擴散至電源線或信號線，或使信號 波形失真，如圖中(1)到(4)所示。如果擴散至電源線的噪聲由電纜發射，則會成為關乎噪聲規定的問題。
圖3 電源電壓波動的影響
(3) 電源噪聲的頻譜
電源電壓的波動源自在數字信號上升和下降瞬間流經的電流。因此，如果噪聲源的電路很簡單，電源電壓波動相關的噪聲也具有像信號諧波一樣的離散分布頻 譜。圖4給出了一個實驗的示例，其中以20MHz運行的數字IC的電源發射噪聲。電源電壓每隔50ns(20MHz)呈現出長釘形，而且可以發現 當噪聲發射時，每隔20MHz就可以觀察到噪聲頻譜。
圖4 觀察數字IC電源噪聲的實驗
(4) 源阻抗的頻率特征
為減少電源電壓波動，要降低源阻抗。因為根據歐姆定律阻抗與電壓存在比例關系，如果流經數字IC的電流恒定，電壓波動就會減少，因為源阻抗也降低了。
圖5給出了源阻抗測量結果的一個示例。一般而言，電源具有較小的源阻抗更好，這樣能提供較高的電源性能和出色的降噪能力。
圖5 源阻抗測量結果的示例
(5) 源阻抗測量
因為源阻抗非常小，所以很難進行測量。圖5顯示了通過網絡分析儀測量的結果。由于測量值隨測量探針的位置而改變，因此需要在既定的位置仔細 進行測量。通常是在IC（負載）的電源端子和接地端子之間測量。為消除IC的影響并提高測量精確性，需要暫時將IC從PCB移開，然后測量PCB側的阻 抗。[page]
去耦電容器
如果電源電路基于負載的電流恰當運行，源阻抗的理想值應該為零。但是，在現實生活中，在10MHz以上的高頻范圍內阻抗會逐漸增加（如圖5所示），而且在某些情況下，它還會高達幾10Ω。
(1) 去耦電容器
如圖6(a)所示，由于連接電源和負載的線路具有電感和電阻，即使電源在理想情況下運行（0Ω），負載側還是會產生一些阻抗。特別是在高頻范圍內，線路中的電感是使阻抗升高的主要原因。
為降低高頻范圍內的源阻抗，如圖6(b)所示在電源和地線之間靠近負載的地方連接一個電容器。這個電容器稱為去耦電容器、電源旁通電容器或者旁通電容器等。
圖6 去耦電容器的運行
(2) 電源電壓波動的吸收
去耦電容器作為臨時儲電器吸收負載電流的改變，防止電源電壓的波動和噪聲的產生。因為其放置在負載附近，線路阻抗造成的影響會減少。從阻抗的角度而言，這種運行方式意味著源阻抗降低了。
但是，即使使用了去耦電容器，還是存在一段導線（如圖6(b)所示），并產生電感。因此，布置電容器時，應使這部分越短越好。
(3) 噪聲限制效果
從噪聲抑制的角度來看，可以認為去耦電容器限制了負載和去耦電容器之間線路部分負載側電源產生的高頻電流，從而防止了噪聲傳到電源線更遠的地方。因 此，去耦電容器不僅是穩定電路操作而且也是防止噪聲產生的重要元件。為了更有效地防止噪聲傳導，可如圖2(a)所示增加一個鐵氧體磁珠，或者也可 使用具有出色靜噪性能的電容器，如三端子電容器。
(4) 證實去耦電容器的效用
圖7顯示了針對圖4中的測試電路使用去耦電容器時電源電壓波動發生的變化。通過連接電容器，電壓波動幅度從0.48V降至0.10V，同時噪聲發射降低了10dB。
圖8指出了使用更高性能的三端子電容器的情形。對比使用普通MLCC的情形，電源電壓的波動幅度有所降低，同時也顯著抑制了噪聲發射。這是因為三端子電容器具有專為降噪設計的有利結構。三端子電容器將在第6章中進一步講述。
圖7 通過去耦電容器抑制電源電壓波動
圖8 當三端子電容器用作去耦電容器時
[page]環路阻抗
(1) 源阻抗的頻率范圍
圖5中所示的源阻抗實際上給出了一個例子，其通過使用多個去耦電容器實現了極低的阻抗。這些頻率特征可以分為如圖9所示的三個區域。
(2) 什么控制著低頻范圍？
①的低于1MHz較為平緩部分可觀察到的電源模塊輸出阻抗。如果不使用去耦電容器，阻抗會從圖中虛線所指示的較低頻率處開始增加。這是因為電源模塊的輸出特征和線路中電感的作用。
如果使用去耦電容器，可抑制高頻范圍的阻抗。
(3) 什么控制著高頻范圍？
圖9中(2)和(3)指示的是相對較高的頻率范圍，在其中可觀察到去耦電容器的阻抗。(2)是電容器存在電容阻抗的頻率范圍，可通過將靜電 容量的大小進行一定程度地控制。(3)是電容器存在電感阻抗的頻率范圍。為進一步降低此區域的阻抗，需要降低去耦電容器的ESL，或者降低連接至電容器線 路的電感。
圖9 源阻抗的頻率特征及發揮作用的元件
(4) 環路阻抗
線路電感由負載IC和去耦電容器之間連接的模式和通孔構成，如圖10中所示。將經過這些元件的整個電流環路之和與電容器的ESL相加，可得出總電感。圖11為等效電路。
去耦電容器所建立電流環路的阻抗可以稱為環路阻抗。圖9所示區域(3)的環路阻抗是主要來自線路和電容器本身的電感所致。
為降低高頻范圍內的環路阻抗，需要降低電感。也就是說，當環路阻抗的目標值為ZTarget (Ω)，頻率為ƒ(Hz)，總阻抗為LLoop (H)，可得出如下公式:
(公式1)
例如，如果需要將100MHz處的環路阻抗降低到1Ω或更少，總阻抗需要約為1.6nH或以下。這是一個極低的值。
(5) 環路阻抗的要素
因為實際電路可能存在導線分支的情況或者有多個電容器，所以不能像圖10和圖11那樣簡單地思考問題。但是，這個模型是有用的，可以作為將環路阻抗分解為各個要素的理念。為有效地盡量降低環路阻抗，需要降低在總阻抗中占很大一部分的電感。
圖10 環路阻抗的要素
圖11 去耦電路的等效電路
[page]如何盡量降低環路阻抗
為盡量降低高頻范圍內的環路阻抗，需要降低電容器的ESL和線路的電感。如果能夠進行巧妙地設計，可以將雙層基板的總電感降低至約幾nH，多層基板則可降低至1nH或以下。在圖9的示例中，其值約為0.3nH。
(1) 使用低ESL電容器
每個電容器（如果是MLCC）的ESL約為0.5nH，在總電感中占很大一部分。為降低此值，可使用低ESL電容器。
(2) 降低線路電感
要降低線路和通孔中的電感，線路和通孔應該要“粗且短”。例如，在布置電容器和通孔時，應減少圖10中所示電流環路的面積。此外，布局模式應該盡可能地寬。將電容器放置在（基板另一側）IC的正下方，并使基板變薄，通常能夠讓電流環路變小。
(3) 電容器和通孔的并聯
當并聯使用眾通孔通路和電容器時，可降低阻抗。
因為線路和通孔的電感非常小，而且還涉及互感，所以很難得到一個簡單的判斷。為此，可使用電磁模擬裝置估計這樣的環路阻抗。圖12給出了電感的一 般范圍供您參考。但是，根據線路的不同形狀，電感可能相差好幾倍。此外，即使只是1mm的長度，也會造成約0.5nH的電感，這是無法忽略的。
圖12 降低環路阻抗的電容器布置
(4) 注意反諧振
如果使用了兩個或更多個電容器，需要考慮電容器之間發生的諧振。一般而言，如果并聯連接具有不同自諧振頻率的多個電容器，反諧振會導致具有高阻抗的頻率（將在第6章中進行探討）。
除了線路電感之外，還需要考慮在100MHz以上的高頻范圍內存在的靜電容量。此外，電源層的諧振和IC封裝的影響也會在高頻范圍內變得顯著。鑒于要素如此復雜，也可使用電磁模擬裝置。
[page]源阻抗和噪聲抑制之間的不同
前已述及，使用電源濾波器的另一個重要目的在于防止噪聲進入和傳出。通常而言，濾波器包括電容器和電感器，它們形成一個低通濾波器。圖2(b)顯示了電源用典型濾波器的結構。（濾波器的功能和結構將在第3章中進一步描述。）
盡管電容器和電感器都能減少噪聲，但它們在抑制源阻抗方面以不同的方式發揮作用。圖13顯示了一個T型濾波器的情形，其中電容器用于降低阻抗，而 電感器卻用于增加阻抗。因此，在使用電容器時，如果使用的是如圖7和8所示的高性能電容器，通常能在抑制電源電壓波動和減少發射的噪聲方 面取得更好的成效。但是，如果使用電感器，就需要注意，即使能夠減少噪聲，但卻可能加劇電源電壓的波動。因此，如果使用電感器抑制IC電源終端的噪聲，應 該將電感器放置在圖13(a)中的位置(b)而不是位置(a)。此外，耦合電容器靜電容易應該要足夠大。
圖13 使用濾波器元件的作用和反作用
在噪聲路徑上采取噪聲措施
盡管使用去耦電容器降低了源阻抗從而抑制了電壓波動，但在減少噪聲方面可能無法看到充分的實效。圖14給出了一個模擬之前測試中相關情形的示例。
圖14中指示了電容器(a)和(b)的位置（(a)與圖7中采用MLCC的一樣）。兩個IC都在距電源終端6mm的位置處布置了去耦電容器，因此可以認為環路阻抗是相同的。電源電壓波動也在同樣的范圍內。但是，(b)發射的噪聲比(a)高10dB。
產生這種差別的原因在于(a)在能夠傳導噪聲的路徑上使用電容器，而(b)在（IC和會發射噪聲的天線之間的）噪聲路徑之外使用電容器。因此，需要沿著噪聲路徑連接濾波器，以便消除噪聲。[page]
圖14 在不同位置連接電容器產生的噪聲抑制效果的差別
噪聲路徑未知時怎么辦
圖14中的測試說明，如果提前知道噪聲路徑在哪里，就可以很輕松地將電容器連接在位置(a)。但是，噪聲路徑通常是未知的。在某些情況下，線路的兩個部分都存在噪聲路徑，如圖15(a)所示。這時，哪里才是放置電容器的最佳位置呢？
在這種情況下，可如圖15(b)所示將電容器放置在線路的兩側以限制噪聲。盡管這種方法需要更多的電容器，但由于電容器是并聯連接在線路左側和右側，可以減少噪聲干擾的風險，同時也可降低環路阻抗。
或者，可如圖15(c)所示通過電容器再連接電源線。這種方法可以加強源阻抗和降噪效果，但不足以完全消除噪聲。
效果最好的方法是通過一個低ESL電容器（如三端子電容器）連接電源線，如圖15(d)所示。這樣可以獲得源阻抗和噪聲均減少的出色效果。
圖15 噪聲傳到兩側時的電容器布置
如果針對多層電路板使用電源層，由于其線路電感小，因此有利于抑制源阻抗。但是，直接連接電源終端和電源層會導致難以縮小噪聲傳播路徑的寬度，從而 不利于防止噪聲傳出。圖15(c)和圖15(d)所示的通過電容器連接噪聲源電源（電源層）的方法也適用于多層線路板，能夠改善噪聲抑制 效果。
