【導讀】本文深入探討了跳頻(FH)的概念，以及如何通過靈活設計 ADRV9002 SDR 收發器的鎖相環(PLL)架構來實現四大跳頻特性。這些特性可為用戶提供強大的跳頻功能，讓他們能夠處理單通道和雙通道操作模式下的Link 16和快速實時載波頻率負載等應用。此外，跳頻與多芯片同步(MCS)和數字預失真(DPD)技術的結合使ADRV9002 SDR收發器成為一種非常有吸引力的解決方案，可滿足當今復雜通信系統中的更高要求。
簡介
與傳統的無線電通信不同，跳頻(FH)定義了一種通過快速改變載波頻率1來發送無線電信號的方法，Nikola Tesla在1903年的美國專利"信號傳輸方法"中首次提到了這種方法。后來，在1942年，女演員Hedy Lamarr和作曲家George Antheil進一步鞏固了這一概念，他們從鋼琴的按鍵數量得到啟發，在88個頻率之間切換，以防止魚雷的無線電控制受到干擾。一百多年來，從第一次世界大戰中固定指揮點之間的非實時、低速通信，到當代飛機、艦船和陸地系統之間的實時、高速多媒體通信，跳頻在軍事領域的應用已進入了一個嶄新的時代。此外，跳頻已廣泛應用于許多無線個人通信網絡，如藍牙?個人局域網(PAN)，以及消費電子和業余無線電領域，如對講機、汽車模型和無人機。
什么是跳頻？
跳頻的概念如圖1所示。如果將整個頻帶和持續時間劃分為二維網格，那么在任何給定的時隙，將會使用不同的頻率子帶進行通信。跳頻模式的隨機性相當于增加了另一個只能在發送器和接收器之間解碼的安全層，使其具有較高的抗窄帶干擾能力和較強的抗惡意攔截和封鎖的能力。此外，跳頻信號相互干擾小，可以和其他傳統通信共享帶寬，實現更高的頻譜效率。隨著跳頻速率加快且使用更多的子頻帶，跳頻的優勢變得更加突出，成為對許多不同應用有吸引力的解決方案。
圖1. 跳頻的概念。
下一代SDR收發器
ADRV9002是一款雙窄帶和寬帶SDR收發器，提供出色的RF性能和先進的系統功能，例如DPD和跳頻。ADRV9002的工作頻率為30 MHz至6 GHz，覆蓋超高頻(UHF)頻帶；特高頻(VHF)頻帶；工業、科學和醫療(ISM)頻帶和蜂窩頻段。可以支持窄帶(kHz)和不超過40 MHz的寬帶操作。圖2顯示了ADRV9002的簡化示意框圖。其中包括發送和接收雙通道，以及一組高級數字信號處理算法。許多其他收發器都是將一個PLL專用于接收數據路徑，另一個專用于發送數據路徑，而以紅色方框中顯示的ADRV9002 PLL結構則比較獨特，它在器件中使用兩個RF PLL，并且可以選擇將兩個PLL提供給任何接收器或發送器使用，兩個一起用或一個都不用。這種靈活性是在各種TDD應用中支持跳頻的關鍵，例如單通道和雙通道操作，包括僅發送模式(1T/2T)、僅接收模式(1R/2R)和發送/接收模式(1T1R/2T2R)。雙通道操作支持通道分集和通道多路復用。此外，可以在乒乓模式下使用兩個PLL，以滿足嚴格的跳頻時序要求。
圖2. 采用靈活的PLL設計的ADRV9002簡化示意框圖。
ADRV9002的四大跳頻特性
通過兩個PLL多路復用和PLL快速重新調諧實現特快速跳頻
跳頻是通過在切換到不同頻率之前重新調諧PLL來實現的。ADRV9002根據PLL的使用情況提供不同的跳頻模式。2圖1中的每個時隙代表一個跳幀，可以分為一個轉換時間段和一個停留時間段，如圖3所示。
圖3. 跳幀結構。
在較慢的跳頻模式下，如果頻率變化之間的轉換時間足夠長（比通道設置時間和所需的PLL調諧時間長），則TDD操作中的一對發送和接收通道只需要一個PLL（稱為一個PLL重新調諧模式）。為了實現更快的跳頻和更短的轉換時間（比通道設置時間和所需的PLL調諧時間短），在器件中則可以使用兩個鎖相環（稱為兩個PLL多路復用模式）。兩個PLL以乒乓方式相互協調：當一個PLL用于當前頻率時，另一個PLL則重新調諧至下一個頻率。這樣就可以實現快速跳頻，從而大大縮短不同頻率變化之間所需的轉換時間。表1總結了這兩種模式。
表1. ADRV9002跳頻模式（基于PLL的使用情況）
如表1所示，要選擇兩種模式中的哪一種，由用戶定義的轉換時間決定。
圖4進一步解釋了PLL多路復用模式概念。如前所述，每個時隙代表一個跳幀，它由一個轉換時間段和一個停留時間段組成。當一個PLL在停留時間內使用時，另一個PLL從同一跳幀的轉換時間開始時即開始進行調諧。它可以一直進行調諧，直到下一個跳幀的轉換時間段結束為止。所以，只要所需的PLL調諧時間比一次停留時間和兩次轉換時間的總和短，PLL多路復用模式就是成功的。
圖4. 用于快速跳頻的PLL多路復用模式。
PLL多路復用模式下的跳頻對軍事應用來說至關重要，例如Link 16。Link 16被認為是北大西洋公約組織(NATO)使用的最重要的戰術數據鏈路標準之一，它使用960 MHz至1.215 GHz射頻頻段的抗干擾高速數字數據鏈路。3通過在初始化時準確校準整個跳頻范圍，ADRV9002采用快速PLL重新調諧模式來滿足嚴格的時序要求。PLL重新調諧時間取決于ADRV9002 PLL參考時鐘速率。表2顯示在不同的PLL參考時鐘速率下所需的快速PLL重新調諧時間。PLL參考時鐘速率為300 MHz時，快速PLL重新調諧時間約為15 μs。Link 16的跳幀長度為13 μs時，如果轉換時間大于2 μs，在使用PLL多路復用模式時使用15 μs的PLL重新調諧時間即可滿足時序要求，具體如表1所示。
表2. 使用快速PLL重新調諧模式時的PLL重新調諧時間
正如論文"在存在窄帶干擾的情況下，通過緩慢、平坦的Nakagami 衰減通道傳輸的JTIDS/Link 16型波形的性能分析"3中所述，Link 16消息數據可以作為單脈沖或雙脈沖發送，具體由打包結構決定。單脈沖結構包含6.4 μs開啟時間和6.6 μs關閉時間，總持續時間為13 μs。雙脈沖結構由兩個單脈沖組成，它們傳輸相同的數據，但使用不同的載波頻率，如圖5所示。所以，轉換時間大致為6.6 μs (>2 μs)，因此使用ADRV9002實現Link 16跳頻是完全可行的。
圖5. 標準的Link 16雙脈沖結構。
圖6顯示ADRV9002發送輸出（功率與時間以及頻率與時間之間的關系），采用Link 16型跳幀（為簡化起見，僅使用發送跳頻）。注意，為了顯示ADRV9002可實現的最短轉換時間，實驗未使用圖5中所示的標準Link 16脈沖結構，而是開啟時間從6.4 μs增加到11 μs，關閉時間從6.6 μs縮短到2 μs。將Tektronix RSA306B頻譜分析儀連接至ADRV9002評估板的發送輸出端口，以進行觀察。上方的圖顯示功率與時間的關系。從圖中可以看出，每隔13 μs就會進行發送跳頻，連續發送跳幀之間的轉換時間大約為3 μs。下方的圖顯示頻率與時間的關系。在這個實驗中，發送載波頻率以1 MHz的步長在四個不同的頻率之間循環。正如預期的一樣，下方的圖證實了發送輸出也以1 MHz的步長在四個不同的頻率之間循環，并且在整個停留時間段內都具備出色的頻率精度。
圖6. Link 16 Tx跳頻的發送輸出。
通過使用更先進的測試設備（例如Keysight E5052B和R&S FSWP）可以進一步測量Link 16跳頻的頻率精度。在表3所示的測量示例中，發送載波頻率在400 MHz、400.1 MHz、400.2 MHz和400.3 MHz時跳頻。發送輸入信號也相應的同步變換頻率從而使所有跳幀生成400 MHz的頻率輸出。測量持續時間設置為100 μs，其中包括7個完整的跳幀。每隔128 ns測量一次頻率。可以看出，在停留時間開始時，PLL已經完全鎖定。停留時間期間的頻率誤差取決于相位噪聲性能。表3顯示這7個連續跳幀的平均、最大和最小頻率偏移（輸出頻率和400 MHz之間的絕對差值）性能。在大多數幀中，平均頻率誤差低于1 ppm。數十次實驗顯示出同樣的結果。注意，測量值可能因設備和測試配置而異。
表3. Link 16跳頻的頻率精度性能
ADRV9002還提供了用戶微調PLL環路濾波器帶寬的能力。當PLL環路濾波器帶寬配置為1200 kHz時，可以實現表3所示的性能。較大的PLL濾波器帶寬可以減少PLL重新調諧時間，確保在停留時間開始前PLL完全鎖定。建議用戶進一步評估其應用中所需的相位噪聲性能來選擇最合適的環路濾波器帶寬。
使用靜態和動態的方式加載高達128個不同頻率的跳頻表
ADRV9002針對所有跳頻模式使用跳頻表概念。2跳頻表中的每一項包含了跳幀的頻率和其他操作參數。跳頻表可以是靜態加載的，這表示它在初始化期間加載，之后不允許即時更改。它也可以是動態加載的，即在執行跳頻期間加載；在這種情況下，用戶可以即時更改表的內容。此外，還使用了類似乒乓的概念，因此用戶可以選擇性地加載兩個不同的表，每個表包含最少1個、最多64個項。在一個表用于當前跳幀時，加載另一個表，準備用于下一個跳幀。每個項都會通知ADRV9002關于某個跳幀的配置?？梢酝ㄟ^自動遞增索引方式（如果是兩個跳頻表，則是從第一個表的第一項開始，到第二個表的最后一項，然后重新回到第一個表的第一項，如果是一個跳頻表，則是連續循環），或通過數字GPIO指示的特定項對跳頻表進行隨時索引。
圖7顯示跳頻表A和B，每個包含N個項(1 ≤ N ≤ 64)。表中的每個項包含4個重要參數：跳頻、中頻（僅用于接收IF模式）、接收增益表的索引，以及發送衰減。在TDD操作中，用戶必須通過專用的通道設置信號（每個發送通道一個，每個接收通道一個）來通知ADRV9002為每個跳幀啟用了哪個通道（發送或接收）。所以，盡管跳頻表中的每個項都同時包含接收和發送參數，但只會使用相關參數。
圖7. ADRV9002跳頻表內容和索引方法。
在進一步探討如何在跳頻模式中使用跳頻表之前，需要先了解ADRV9002和基帶集成電路(BBIC)之間的大體的通信方式。
如圖8所示，BBIC作為跳頻操作的主要部分，會設置跳頻模式、通道設置信號（Rx1_ENBALE、Rx2_ENABLE、Tx1_ENABLE和Tx2_ENABLE）、HOP信號（HOP1和HOP2），以及靜態或動態跳頻表（包含跳頻、接收IF頻率、接收增益表的索引和發送衰減）。BBIC通過SPI接口或DGPIO與ADRV9002通信。ADRV9002作為一個節點接收來自BBIC的信號，然后相應地配置數據路徑和LO進行跳頻。
圖8. ADRV9002和BBIC如何在跳頻期間互相通信的大概框圖。
圖9所示為一個動態表示例，每個跳頻表A和B僅加載一個頻率。這是一種極端情況，允許用戶即時更改每個幀的跳頻。本示例使用PLL多路復用模式。如圖8所示，跳頻信號的上升沿和下降沿定義跳幀的時序邊界，如之前所述，每個跳幀由轉換時間和停留時間組成。通道設置信號上升沿定義一個幀延遲（在PLL多路復用模式下，這種延遲是必要的）之后的跳幀類型。
圖9. 在PLL多路復用模式下，動態的使用跳頻表加載一個頻率的示例。
注意，通道設置信號既可以表示發送設置信號，也可以表示接收設置信號。圖9顯示了該信號的簡化版本示意圖。由于TDD操作同時涉及發送和接收，用戶需要分別配置發送設置信號和接收設置信號。除了指示跳幀類型，通道設置信號還可以用來觸發BBIC進行跳頻表加載。跳頻表加載應在通道設置信號下降沿之后的那個跳頻信號沿之前完成，然后PLL在同一跳頻信號邊沿開始調諧到該頻率，并為由下一個跳頻邊沿指示的下一個跳幀做好準備。表A和表B以乒乓模式運行，這樣加載完成后，一個表的頻率用來進行跳頻操作，同時對另一個表的頻率實施調諧。
圖10顯示通過動態方式使跳頻表每次加載4個項和8個項時發送輸出頻率與時間之間的關系。發送輸入具有0 kHz、–100 kHz、–200 kHz和–300 kHz頻率的4個幀，并通過連續循環這些幀將其饋送到ADRV9002。它與跳幀完全匹配和同步，所以0 kHz輸入幀對應3.1 GHz LO。跳頻期間，當LO變更為下一頻率，發送輸入頻率也變更為下一頻率。
圖10. 用動態加載跳頻表的方法每次載入4項和8項的跳頻結果比較。
在執行跳頻時，動態加載表A和表B（為了簡化和便于觀察，每次加載時表內容不改變）。對于每次加載4項，在3.1 GHz輸出頻率會看到四個連續的發送輸出幀，然后在3.1004 GHz輸出頻率也會看到四個連續的發送輸出幀，然后以這種模式循環往復。對于每次加載8項，在3.1 GHz輸出頻率會看到四個連續的發送輸出幀，在3.1004 GHz輸出頻率4個連續幀，在3.1008 Hz輸出頻率四個連續幀，以及3.1012 GHz輸出頻率四個連續幀，然后以這種模式循環往復。圖8所示的發送輸出證實動態表加載操作如預期完全一致。
使用雙通道來實現通道分集與通道多路復用
如圖2所示，ADRV9002支持發送和接收雙通道?？梢詫蓚€通道應用跳頻，以實現通道分集或通道多路復用。
要實現分集，需使用同樣的PLL（一個或兩個）、同樣的跳頻表和TDD時序配置使兩個通道同時跳頻。用戶可以啟用ADRV9002提供的MCS功能，確保同一個或不同ADRV9002器件上的多個通道彼此完全同步，以保證確定性延遲。還可以通過MCS實現相位同步，但必須在每次PLL重新調諧頻率時執行相應操作。通過MCS，實現了多個通道在跳頻期間的同步，使ADRV9002成為 對涉及跳頻的MIMO分集應用來說非常有吸引力的解決方案。了解在跳頻期間使用MCS的要求和限制的更多詳細信息，請參閱 ADRV9001系統開發用戶指南。2
對于通道多路復用，每對發送和接受通道使用一個PLL，彼此獨立地執行跳頻。其中一個限制是特快跳頻（要求為一個發送和接收通道對配備兩個PLL）無法用于使一個ADRV9002器件的兩對通道進行多路復用。
除了2T2R模式，還值得一提的是：ADRV9002還支持1T2R和2T1R的跳頻操作，因而可以更靈活地滿足用戶的特定要求。
支持跳頻與DPD操作同時進行
ADRV9002還支持窄帶和寬帶應用的DPD操作。它在實現符合標準的相鄰通道功率泄漏比(ACPR)性能的同時，修正功率放大器(PA)的非線性，從而顯著提高功率放大器的效率。
ADRV9002的一個高級功能是DPD可以和跳頻一起執行。在這種情況下，ADRV9002允許用戶配置多達8個頻率區域，而DPD算法為每個頻率區域創建一個優化解決方案。針對每個區域，DPD解決方案作為一組系數，可以分別在傳輸開始和結束時進行存儲和加載。這可以確保在整個跳頻范圍內保持PA線性度。
由于DPD是一個自適應濾波過程，必須周期性地捕獲一組樣本進行系數計算，因此跳幀長度需要足夠長才能滿足DPD捕獲長度要求。但是，如果用戶只使用初始加載的DPD系數，無需進行DPD更新，則不存在這種限制。
ADRV9002的跟蹤校準通常不會在快速跳頻期間進行。但是，會根據用戶的跳頻配置，基于多個頻率區域執行初始校準，以實現最佳性能。
使用ADRV9002收發器評估軟件(TES)進行跳頻性能評估
用戶可以通過ADRV9002 TES軟件在評估板上充分測試跳頻性能。TES支持Xilinx? ZC706和ZCU102 FPGA評估板。2如圖11所示，可以輕松使用跳頻配置頁面來配置跳頻參數，包括跳頻操作模式、跳頻表、GPIO設置和TDD時序等。TES內置FPGA同步功能，因此用戶能夠準確控制TDD時序，確保發送或接收幀能完全與跳幀同步。TES中還提供許多跳頻示例，供用戶進一步分析研究。
圖11. 通過TES配置跳頻。
結論
跳頻是下一代SDR收發器ADRV9002的先進系統特性之一。ADRV9002使用兩個PLL、多種跳頻模式，以及通過靈活加載和索引跳頻表的方法，為用戶提供出色的跳頻能力，以便應對各種應用并滿足更高系統要求。所有功能都可以通過ADRV9002 TES和軟件開發套件(SDK)進行全面評估。
參考電路
1 John G. Proakis。數字通信，第3版。McGraw-Hill，1994年3月。
2 UG-1828：ADRV9001系統開發用戶指南。ADI公司，2021年10月。
3 Kao Chin-Han。 “在存在窄帶干擾的情況下，通過緩慢、平坦的Nakagami 衰減通道傳輸的JTIDS/Link 16型波形的性能分析”。美國海軍研究生院，2008年。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
